PCB 구멍 개념
기본 거리 개념
Via는 다중 레이어 PCB의 중요한 구성 요소 중 하나입니다. 드릴링 비용은 일반적으로 PCB 비용의 30 %에서 40 % 사이입니다. 간단히 말해서 PCB의 모든 구멍을 호출 할 수 있습니다. 바이어스는 기능면에서 두 가지 유형으로 나눌 수 있습니다. 하나는 층간의 전기적 연결로 사용됩니다. 다른 하나는 장치를 고정하거나 위치시키는 데 사용됩니다. 과정의 관점에서, 이러한 경로는 일반적으로 세 가지 범주, 즉 장님 거리, 지하 거리와 거리로 나누어집니다. 블라인드 스트리트는 인쇄 배선 기판의 상부 및 하부 표면에 위치하며 표면 배선과 내부의 내부 배선을 연결하기위한 깊이를 갖는다. 구멍의 깊이는 일반적으로 특정 비율 (개구부)을 초과하지 않습니다.
매설 구멍은 인쇄 회로 기판의 내층에 위치하는 인쇄 회로의 표면까지 연장되지 않는 접속 구멍을 말한다. 상기 2 종류의 구멍은 인쇄 회로의 내층에 위치하며, 압연 전의 관통 구멍을 형성하는 공정에 의해 완성되고, 관통 구멍의 형성시에 몇 개의 내층이 중첩 될 수있다. 세 번째 타입은 스루 홀 (through hole)이라고 불리며, 홀은 전체 회로 기판을 통과하여 내부 배선을 구현하거나 부품의 장착 구멍으로 사용할 수 있습니다. 경로가 프로세스에서 구현하기가 쉽고 비용도 적기 때문에 대부분의 인쇄 회로 기판은 두 개의 경로를 추가 할 필요없이이를 사용합니다. 아래에서 설명하는 관통 구멍은 달리 지정하지 않는 한 관통 구멍으로 간주됩니다.
디자인의 관점에서 볼 때 경로는 주로 두 부분으로 구성됩니다. 하나는 가운데에있는 구멍이고 다른 하나는 구멍 주변의 영역입니다. 이 두 부분의 크기는 거리의 크기를 결정합니다. 분명히 고속 및 고밀도 PCB의 설계에서 설계자는 항상 배선의 공간을 보드 상에 남겨 둘 수 있도록 더 작아 질수록 더 좋을 것을 희망한다. 또한, 경로, 기생 용량은 적습니다. 더 작고 고속 회로에 더 적합합니다. 그러나 구멍의 크기를 줄이면 비용이 증가하고 거리의 구멍 크기를 무기한 줄일 수 없습니다. 드릴링 및 도금과 같은 공정 기술에 의해 제한됩니다. 구멍이 작을수록 드릴이 작습니다. 구멍이 길수록 중앙 위치에서 벗어나는 것이 더 쉬워집니다. 홀의 깊이가 홀의 직경의 6 배를 초과하는 경우, 홀의 벽이 구리로 균일하게 도금 될 수 있다는 보장이 없다. 예를 들어, 일반 6 층 PCB의 두께 (관통 깊이)가 50Mil 인 경우.
따라서 정상적인 조건에서 PCB 제조업체는 최소 8Mil의 직경을 제공 할 수 있습니다. 레이저 드릴링 기술의 발전으로 구멍 크기는 더욱 작아 질 수 있습니다. 일반적으로 직경이 6 마일 이하인 통과 구멍을 미세 구멍이라고합니다. Micropores는 비아가 직접 패드 (Via-in-pad)에 배치되어 회로 성능을 크게 향상시키고 케이블 공간을 절약 할 수 있도록 해주는 HDI (고밀도 상호 연결 구조) 설계에 종종 사용됩니다.
비아는 전송 라인에서 불연속 중단 점으로 나타나 신호에서 반사를 일으 킵니다. 일반적으로 한 경로의 등가 임피던스는 전송 라인의 등가 임피던스보다 약 12 % 낮습니다. 예를 들어, 50 옴 전송선은 거리를 통과 할 때 6 옴만큼 감소합니다 (특히, 거리 크기는 절대 감소가 아닌 거리의 두께와 관련이 있습니다). 그러나 임피던스 불연속으로 인한 관통 구멍의 반사는 실제로 매우 작으며 반사 계수는 (44-50) / (44 + 50) = 0.06뿐입니다. 비아홀의 문제는 기생 커패시턴스와 인덕턴스에 더 집중되어있다. 충격.
기생 커패시턴스 및 인덕턴스를 통해
거리의 같은 구멍에는 기생적인 기생 용량이 있습니다. 베이스 층상의 관통 구멍의 관통 구멍의 직경을 D2로하면, 패드의 직경은 D1이고, PCB의 두께는 T이며, 기판의 기판의 유전율이다. ε의 경우 기생 생존력은 다음과 유사합니다.C = 1.41εTD1 / (D2-D1)
회로상의 기생 커패시턴스의 주요 효과는 신호 상승 시간을 연장하고 회로 속도를 감소시키는 것입니다. 예를 들어, 50Mil의 두께를 가진 PCB의 경우, 패드의 직경이 20Mil (구멍의 직경이 10Mil)이고 용접 마스크의 직경이 40Mil 인 경우, 위 공식을 사용하여 구멍을 근사 할 수 있습니다. 기생 용량은 대략 다음과 같습니다.
C = 1.41x4.4x0.050x0.020 / (0.040-0.020) = 0.31pF
이 부분의 용량으로 인한 상승 시간은 대략 다음과 같습니다.
T10-90 = 2.2C (Z0 / 2) = 2.2 × 0.31 × (50/2) = 17.05ps
이 값들로부터, 단일 경로의 기생 용량에 의해 야기되는 증가 및 지연의 영향은 명확하지 않지만, 경로가 두 경로 사이의 경로를 위해 여러 번 사용된다면 레이어, 배수. 디자인은 신중하게 고려해야합니다. 현재 설계에서 기생 커패시턴스는 구리 패드와 웨이 (안티 패드) 사이의 거리를 늘리거나 패드 직경을 줄임으로써 줄일 수 있습니다.
거리 구멍에는 기생 인덕턴스가 있으며 기생 인덕턴스가 있습니다. 고속 디지털 회로의 설계에서 스루 홀의 기생 인덕턴스는 종종 기생 커패시턴스보다 더 큰 손상을줍니다. 기생 직렬 인덕턴스는 바이 패스 커패시터의 기여를 약화시키고 전체 급전 시스템의 필터링 효율을 감소시킨다. 다음 실험식을 사용하여 근사 경로의 기생 인덕턴스를 간단히 계산할 수 있습니다.
L = 5.08h [ln (4h / d) +1]
여기서 L은 길의 인덕턴스이고, h는 길의 길이이고, d는 중앙 구멍의 직경입니다. 방정식으로부터 길의 직경은 인덕턴스에 덜 영향을 미치고 인덕턴스에 대한 영향은 길의 길이임을 알 수 있습니다. 앞의 예를 사용하면 거리 인덕턴스는 다음과 같이 계산할 수 있습니다.
L = 5.08x0.050 [ln (4x0.050 / 0.010) +1] = 1.015nH
신호 상승 시간이 1ns 인 경우 등가 임피던스는 XL = πL / T10 - 90 = 3.19Ω입니다. 이 임피던스는 고주파 전류가 존재할 때 무시할 수 없습니다. 바이 패스 커패시터는 공급 레이어와 접지 플레인을 연결할 때 두 개의 비아를 통과해야하므로 경로 기생 인덕턴스에 곱 해져야합니다.
비아 사용 방법
위의 비아 기생 특성 분석을 통해 고속 PCB 설계시 겉으로는 단순한 비아가 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있습니다. 비아 기생 효과의 악영향을 줄이기 위해 디자인에서 가능한 한 많이 수행 할 수 있습니다.
비용과 신호 품질면에서 합리적인 크기의 거리를 고려하십시오. 필요한 경우 다른 크기의 비아 사용을 고려하십시오. 예를 들어 전원 또는 지상 경로의 경우 임피던스를 줄이려면 더 큰 치수를 사용하고 신호 추적의 경우 작은 경로를 사용하십시오. 거리 크기가 줄어들수록 분명히 해당 비용이 증가합니다.
B 위에서 언급 한 두 가지 공식은 더 얇은 PCB를 사용하면 경로의 두 가지 기생 매개 변수를 줄이는 데 도움이된다는 결론을 얻을 수 있습니다.
PCB C의 신호 트레이스는 가능한 한 많이 변경하면 안됩니다. 즉 불필요한 비아를 사용하지 마십시오.
D 전원 및 접지 핀은 구멍 근처에 있어야하며 웨이와 핀 사이의 케이블은 가능한 짧아야합니다. 동등한 인덕턴스를 줄이기 위해 더 많은 경로를 병렬로 고려할 수 있습니다.
E 신호 변경 레벨 경로 가까이에 몇 가지 접지 경로를 배치하여 가장 최근의 신호 루프를 제공하십시오. PCB 상에 일부 여분의 방법을 배치하는 것도 가능합니다.
F 고밀도, 고밀도 PCB 보드의 경우 마이크로 비아 사용을 고려하십시오.
오 - 선도 공급망 주식 회사
TEL : + 86-752-8457668
팩스 : + 86-4008892163-239121+ 86-2028819702-239121