Pasos de integridad de señal de PCB
o-leading
o-leading.com
2018-07-23 14:22:41
Antes de que comience el diseño, debe pensar y determinar la estrategia de diseño para guiar aspectos tales como la selección de componentes, la selección del proceso y el control de los costos de producción de la placa.
2. la cascada del tablero
En el caso ideal de señal completa, todos los nodos de alta velocidad deben enrutarse dentro de la capa interna de control de impedancia (por ejemplo, línea de cinta). Para optimizar el SI y mantener el tablero desacoplado, el plano de tierra / potencia debe colocarse en pares tanto como sea posible. Si solo tienes un par de planos de tierra / aviones de potencia, solo estarás allí. Si no hay capa de poder, puede encontrar problemas SI por definición. También puede encontrar situaciones en las que es difícil simular o simular el rendimiento de una placa antes de definir la ruta de retorno de la señal.
3. diafonía y control de impedancia
El acoplamiento de líneas de señal adyacentes causará diafonía y cambiará la impedancia de las líneas de señal. El análisis de acoplamiento de líneas de señal paralelas adyacentes puede determinar el espaciado "seguro" o esperado (o la longitud de encaminamiento paralela) entre líneas de señal o entre varios tipos de líneas de señal. Por ejemplo, para limitar la diafonía del reloj al nodo de señal de datos dentro de los 100 mV, pero para mantener los rastreos de señal paralelos, puede encontrar el espaciado mínimo permitido entre las señales en cualquier capa de cableado mediante cálculo o simulación.Fabricante de placas de circuito impreso
)
4. nodos importantes de alta velocidad
El retraso y el sesgo son factores clave que deben tenerse en cuenta para el enrutamiento del reloj. Debido a los estrictos requisitos de tiempo, dichos nodos normalmente deben usar dispositivos de terminación para lograr la mejor calidad SI. Estos nodos están predeterminados y el tiempo requerido para ajustar la ubicación y el enrutamiento de los componentes se planifica para ajustar el puntero para el diseño de integridad de la señal.
Las diferentes tecnologías de manejo son adecuadas para diferentes tareas. ¿Es la señal punto a punto o punto a múltiple? ¿La salida de señal de la placa o en la misma placa? ¿Cuál es el margen de tiempo permitido y el margen de ruido? Como una directriz general para el diseño de integridad de señal, cuanto más lenta sea la velocidad de conversión, mejor será la integridad de la señal. Un dispositivo de control de velocidad de giro 2-3NS es lo suficientemente rápido como para garantizar la calidad del SI y para ayudar a resolver problemas como la conmutación síncrona de salida (SSO) y la compatibilidad electromagnética (EMC).
Etapa 6. pre-cableada
El proceso básico de pre-cableado SI es definir primero el rango de parámetros de entrada (amplitud, impedancia, velocidad de seguimiento) y posible rango topológico (longitud mínima / máxima, longitud de línea corta, etc.), luego ejecutar cada combinación de simulación posible , analizar el tiempo y los resultados de la simulación SI, finalmente encontrar un rango aceptable de valores.
A continuación, el rango de trabajo se interpreta como las restricciones de cableado del diseño de PCB. Este tipo de preparación de "limpieza" se puede realizar utilizando diferentes herramientas de software, y el programa de enrutamiento puede manejar automáticamente tales restricciones de cableado. Para la mayoría de los usuarios, la información de temporización es realmente más importante que los resultados de SI, y los resultados de la simulación de interconexión pueden cambiar la ruta para ajustar la temporización de la ruta de la señal.
En otras aplicaciones, este proceso se puede usar para determinar la ubicación de pines o dispositivos que no son compatibles con los punteros de temporización del sistema. En este punto, es posible determinar completamente los nodos que deben enrutarse manualmente o los nodos que no necesitan ser finalizados. Para dispositivos programables y ASIC, la elección del controlador de salida también se puede ajustar en este punto para mejorar el diseño SI o evitar dispositivos de terminación discretos.
7.SI simulación después del cableado
En general, las directrices de diseño SI son difíciles de asegurar que no se produzcan SI o problemas de temporización una vez que se haya completado el cableado real. Incluso si el diseño es guiado por la guía, a menos que pueda continuar verificando el diseño automáticamente, no hay garantía de que el diseño cumpla completamente con las pautas, por lo que inevitablemente ocurrirán problemas. Las verificaciones de simulación SI posteriores al cableado permitirán las interrupciones (o cambios) planificadas en las reglas de diseño, pero esto solo es necesario para consideraciones de costos o requisitos estrictos de cableado.Tablero de pcb Impreso china de la compañía)
Tomar las medidas anteriores puede garantizar la calidad de diseño SI de la placa. Después de completar el ensamblaje de la placa, sigue siendo necesario colocar la placa en la plataforma de prueba, utilizando un osciloscopio o TDR (reflectómetro de dominio del tiempo) para medir las expectativas reales de la placa y la simulación. Los resultados fueron comparados. Estas medidas lo ayudan a mejorar su modelo y los parámetros de fabricación para que pueda tomar decisiones mejores (menos restricciones) en su próxima encuesta previa al diseño.
9. la elección del modelo
Hay muchos artículos sobre la selección de modelos, y los ingenieros que tienen verificación de temporización estática pueden haber notado que, aunque es posible obtener todos los datos de la tabla de datos del dispositivo, todavía es difícil construir un modelo. El modelo de simulación SI es todo lo contrario. El modelo es fácil de construir, pero los datos del modelo son difíciles de obtener. Básicamente, la única fuente confiable de datos del modelo SI es el proveedor de IC, que debe mantener un entendimiento tácito con el ingeniero de diseño. El estándar del modelo IBIS proporciona un proveedor de datos coherente, pero el establecimiento del modelo IBIS y la garantía de su calidad son costosos. Los proveedores de IC todavía necesitan una demanda del mercado para esta inversión, y los fabricantes de placas de circuitos pueden ser los únicos demandantes. mercado.