PCB kroky integrity signálu
o-vedení
o-leading.com
2018-07-23 14:22:41
Před zahájením návrhu musíte uvažovat a určit návrhovou strategii, která má vést k výběru komponentů, výběru procesů a řízení nákladů na výrobu desek.
2. kaskádování rady
V ideálním případě úplného signálu by všechny vysokorychlostní uzly měly být vedeny uvnitř vnitřní vrstvy řízení impedance (např. Páskové vedení). Pro optimalizaci SI a udržení desky odpojené by měla být rovina pozemní roviny / napájení rovnoměrně umístěna ve dvojicích. Pokud máte jen pár rovin pozemní / elektrické letadla, budete tam jenom. Pokud v žádném případě neexistuje žádná vrstva, můžete se podle definice setkat s problémy SI. Mohou se také setkat se situacemi, kdy je obtížné simulovat nebo simulovat výkon desky před definováním zpáteční cesty signálu.
3.převod krytí a impedance
Spojení ze sousedních signálních linek způsobí přeslechy a změnu impedance signálních linek. Spojovací analýza sousedních paralelních signálních linek může určit "bezpečnou" nebo očekávanou vzdálenost (nebo paralelní délku směrování) mezi signálovými linkami nebo mezi různými typy signálních linek. Například k omezení přeslechu hodin na uzel datového signálu na 100mV, ale pro zachování paralelních signálů, můžete najít minimální přípustné odstupy mezi signály na libovolné dané vrstvě vodičů výpočtem nebo simulací.Výrobce desek plošných spojů
).
4. důležité vysokorychlostní uzly
Zpoždění a zkosení jsou klíčové faktory, které je třeba vzít v úvahu při směrování hodin. Kvůli těsným požadavkům na časování musí takové uzly obvykle používat terminační zařízení pro dosažení nejlepší kvality SI. Tyto uzly jsou předem určeny a čas potřebný k nastavení umístění a směrování komponent je plánován tak, aby se nastavil ukazatel pro návrh integrity signálu.
Různé pohonové technologie jsou vhodné pro různé úkoly. Je signál bod-bod nebo bod-k-násobek? Je výstup signálu z desky nebo ze stejné desky? Jaká je povolená časová prodleva a hlučnost? Jako obecný vodítko pro návrh integrity signálu, čím pomalejší je rychlost konverze, tím lepší je integrita signálu. Zařízení pro kontrolu rychlosti 2-3NS je dostatečně rychlé, aby zaručovalo kvalitu SI a pomohlo vyřešit problémy, jako je výstupní synchronní přepínání (SSO) a elektromagnetická kompatibilita (EMC).
6.přívodní fáze
Základním procesem předběžného zapojení SI je nejprve definovat rozsah vstupních parametrů (amplituda pohonu, impedance, rychlost sledování) a případný topologický rozsah (délka min / max, délka krátké linky apod.), Poté spustit každou možnou simulační kombinaci , analyzovat výsledky simulace načasování a SI, konečně najít přijatelný rozsah hodnot.
Dále se pracovní rozsah interpretuje jako omezení zapojení rozvržení PCB. Tento typ přípravku "čištění" může být prováděn pomocí různých softwarových nástrojů a směrovací program může automaticky řešit taková omezení zapojení. Pro většinu uživatelů jsou informace o časování skutečně důležitější než výsledky SI a výsledky simulace propojení mohou měnit směrování a upravit časování dráhy signálu.
V jiných aplikacích lze tento proces použít k určení umístění čepů nebo zařízení, které nejsou kompatibilní s ukazateli časování systému. V tomto okamžiku je možné zcela určit uzly, které je třeba ručně směrovat, nebo uzly, které nemusí být ukončeny. U programovatelných zařízení a ASIC lze v tomto okamžiku nastavit výstupní ovladač pro zlepšení návrhu SI nebo vyloučení diskrétních zakončovacích zařízení.
7.SI simulace po zapojení
Obecně platí, že pokyny k návrhu SI jsou obtížné zajistit, aby po dokončení samotné kabeláže nedošlo k žádnému problému SI nebo časování. Dokonce i v případě, že se návrh řídí průvodcem, pokud nemůžete pokračovat v automatickém zkontrolování návrhu, neexistuje záruka, že návrh zcela vyhovuje směrnicím, takže problémy se nevyhnutelně vyskytnou. Kontroly simulace SI po propojení umožňují plánované přestávky (nebo změny) v pravidlech návrhu, ale je to nezbytné pouze pro náklady nebo přísné požadavky na elektroinstalace.pcb deska Tištěná společnost Čína).
Uskutečnění výše uvedených opatření může zajistit kvalitu návrhu desky SI. Po dokončení sestavy desky je stále nutné umístit desku na zkušební plošinu pomocí osciloskopu nebo reflektoru TDR (Time Domain Reflectometer), aby bylo možné měřit skutečnou očekávání desky a simulace. Výsledky byly porovnány. Tato měření vám pomohou zdokonalit váš model a výrobní parametry, abyste mohli v dalším předběžném průzkumu provést lepší (méně omezující) rozhodnutí.
9. výběr modelu
Existuje mnoho článků o výběru modelu a inženýři, kteří mají statické ověření načasování, si možná všimli, že i když je možné získat všechna data z tabulky dat zařízení, je stále obtížné vytvořit model. Simulační model SI je právě naopak. Model je snadno sestavitelný, ale data modelu jsou obtížně dosažitelná. V podstatě je jediným spolehlivým zdrojem dat modelu SI dodavatel IC, který musí s konstruktérem udržovat tiché pochopení. Standardní model IBIS poskytuje konzistentní datový nosič, ale zavedení modelu IBIS a záruka jeho kvality jsou nákladné. Dodavatelé IC stále potřebují tuto poptávku na trhu a výrobci obvodových desek mohou být jediní, kdo požadují. trh.
Předchozí : Problémy s integritou signálu PCB