PCB-Signalintegritätsschritte
O-Führung
o-leading.com
2018-07-23 14:22:41
Bevor das Design beginnt, müssen Sie über die Entwurfsstrategie nachdenken und diese bestimmen, um beispielsweise die Komponentenauswahl, die Prozessauswahl und die Kostenkontrolle der Platinenproduktion zu steuern.
2. die Kaskadierung der Tafel
Im Idealfall des vollständigen Signals sollten alle Hochgeschwindigkeitsknoten innerhalb der inneren Schicht der Impedanzkontrolle (z. B. Streifenleitung) geführt werden. Um die SI zu optimieren und die Platine entkoppelt zu halten, sollte die Masseebene / Leistungsebene möglichst paarweise platziert werden. Wenn Sie nur ein Paar Grund- / Antriebsebenen haben, sind Sie nur dort. Wenn es überhaupt keine Power-Schicht gibt, können Sie per Definition SI-Probleme auftreten. Es kann auch Situationen geben, in denen es schwierig ist, die Leistung einer Platine zu simulieren oder zu simulieren, bevor der Rückweg des Signals definiert ist.
3.Crosstalk und Impedanzkontrolle
Das Koppeln von benachbarten Signalleitungen verursacht Übersprechen und ändert die Impedanz der Signalleitungen. Die Kopplungsanalyse von benachbarten parallelen Signalleitungen kann den "sicheren" oder erwarteten Abstand (oder die parallele Routing-Länge) zwischen Signalleitungen oder zwischen verschiedenen Arten von Signalleitungen bestimmen. Um beispielsweise das Übersprechen des Taktes auf den Datensignalknoten auf 100 mV zu begrenzen, aber die Signalspuren parallel zu halten, können Sie den minimal zulässigen Abstand zwischen den Signalen auf einer beliebigen Verdrahtungsschicht durch Berechnung oder Simulation ermitteln.Leiterplattenhersteller
)
4. wichtige Hochgeschwindigkeitsknoten
Delay und Skew sind Schlüsselfaktoren, die beim Clock-Routing berücksichtigt werden müssen. Aufgrund der strengen Zeitanforderungen müssen solche Knoten typischerweise Terminierungsvorrichtungen verwenden, um die beste SI-Qualität zu erreichen. Diese Knoten sind im Voraus festgelegt, und die Zeit, die zum Anpassen der Komponentenplatzierung und -weiterleitung erforderlich ist, ist geplant, um den Zeiger für das Signalintegritätsdesign anzupassen.
Unterschiedliche Antriebstechnologien sind für unterschiedliche Aufgaben geeignet. Ist das Signal Punkt-zu-Punkt oder Punkt-zu-Mehrfach? Wird das Signal von der Karte oder von der gleichen Karte ausgegeben? Was ist die erlaubte Zeitverzögerung und Rauschabstand? Als allgemeine Richtlinie für das Design der Signalintegrität ist die Signalintegrität umso besser, je langsamer die Umwandlungsgeschwindigkeit ist. Ein 2-3NS Slew Rate Control Device ist schnell genug, um die Qualität des SI zu garantieren und Probleme wie synchrones Schalten (SSO) und elektromagnetische Verträglichkeit (EMV) zu lösen.
6.vorverdrahtete Bühne
Der grundlegende Prozess der Vorverdrahtungs-SI-Planung besteht darin, zunächst den Eingangsparameterbereich (Antriebsamplitude, Impedanz, Verfolgungsgeschwindigkeit) und den möglichen topologischen Bereich (minimale / maximale Länge, kurze Leitungslänge usw.) zu definieren und dann jede mögliche Simulationskombination auszuführen , analysieren Sie die Timing- und SI-Simulationsergebnisse und finden Sie schließlich einen akzeptablen Wertebereich.
Als nächstes wird der Arbeitsbereich als die Verdrahtungsbeschränkungen des PCB-Layouts interpretiert. Diese Art von "Reinigungs" -Preparation kann unter Verwendung verschiedener Software-Tools durchgeführt werden, und das Routing-Programm kann solche Verdrahtungsbeschränkungen automatisch handhaben. Für die meisten Benutzer sind Timing-Informationen tatsächlich wichtiger als SI-Ergebnisse, und die Ergebnisse der Verbindungssimulation können das Routing ändern, um das Timing des Signalpfads anzupassen.
In anderen Anwendungen kann dieser Prozess verwendet werden, um die Platzierung von Pins oder Geräten zu bestimmen, die nicht mit System-Timing-Zeigern kompatibel sind. An diesem Punkt ist es möglich, die Knoten, die manuell geroutet werden müssen, oder die Knoten, die nicht beendet werden müssen, vollständig zu bestimmen. Bei programmierbaren Bauelementen und ASICs kann an dieser Stelle auch die Auswahl des Ausgangstreibers angepasst werden, um das SI-Design zu verbessern oder diskrete Abschlussgeräte zu vermeiden.
7.SI-Simulation nach der Verdrahtung
Im Allgemeinen ist es mit den SI-Entwurfsrichtlinien schwierig sicherzustellen, dass nach Abschluss der eigentlichen Verkabelung keine SI- oder Timing-Probleme auftreten. Auch wenn das Design von der Führung geleitet wird, es sei denn, Sie können weiterhin automatisch das Design überprüfen, es gibt keine Garantie, dass das Design vollständig den Richtlinien entspricht, so dass Probleme unvermeidlich auftreten. Nach der Verdrahtung durchgeführte SI-Simulationsüberprüfungen ermöglichen geplante Unterbrechungen (oder Änderungen) in den Entwurfsregeln, dies ist jedoch nur aus Kostengründen oder strengen Verdrahtungsanforderungen erforderlich.Leiterplatte Gedrucktes Unternehmen China)
Durch die oben genannten Maßnahmen kann die SI-Designqualität des Boards sichergestellt werden. Nach Abschluss der Platinenmontage ist es immer noch notwendig, die Platine mit einem Oszilloskop oder TDR (Zeitbereichsreflektometer) auf der Testplattform zu platzieren, um die tatsächlichen Platinen- und Simulationserwartungen zu messen. Die Ergebnisse wurden verglichen. Diese Messungen helfen Ihnen, Ihre Modell- und Fertigungsparameter zu verbessern, sodass Sie in Ihrer nächsten Vorentwurfsumfrage bessere (weniger einschränkende) Entscheidungen treffen können.
9. die Wahl des Modells
Es gibt viele Artikel zur Modellauswahl, und Ingenieure mit statischer Zeitverifizierung haben vielleicht bemerkt, dass es zwar möglich ist, alle Daten aus der Gerätedatentabelle zu erhalten, es aber immer noch schwierig ist, ein Modell zu erstellen. Das SI-Simulationsmodell ist genau das Gegenteil. Das Modell ist einfach zu erstellen, aber die Modelldaten sind schwer zu erhalten. Im Wesentlichen ist die einzige zuverlässige Quelle von SI-Modelldaten der IC-Lieferant, der ein stillschweigendes Verständnis mit dem Konstruktionsingenieur aufrechterhalten muss. Der IBIS-Modellstandard bietet einen konsistenten Datenträger, aber die Einrichtung des IBIS-Modells und die Gewährleistung seiner Qualität sind kostenintensiv. IC-Anbieter benötigen für diese Investition immer noch Marktnachfrage, und Leiterplattenhersteller sind möglicherweise die einzigen Nachfrager. Markt.
Bisherige : Probleme mit der PCB-Signalintegrität