PCB設計スキルの古典的な問題
1. PCBボードの選び方
PCBボードの選択は、設計要件と大量生産およびコストのバランスを取る必要があります。設計要件には、電気部品と制度部品の両方が含まれます。非常に高速なPCBボード（GHz以上）を設計する場合、この材料の問題はしばしば重要になります。たとえば、現在のFR-4材料は、数GHzの周波数で大きな誘電損失を持ち、信号の減衰に大きな影響を与える可能性があり、役に立たない場合があります。電気に関する限り、誘電率と誘電損失が設計された周波数で組み合わされるかどうかに注意することが重要です。
2.高周波干渉を避ける方法は？
高周波干渉を回避する基本的な考え方は、クロストークと呼ばれる高周波信号の電磁場の干渉を最小限に抑えることです。高速信号とアナログ信号間の距離を使用するか、アナログ信号の隣にグラウンドガード/シャントトレースを追加できます。また、アナロググランドへのデジタルグランドノイズ干渉にも注意してください。
3.高速設計でシグナルインテグリティの問題を解決する方法
シグナルインテグリティは、基本的にインピーダンスマッチングの問題です。インピーダンス整合に影響を与える要因は、信号源と出力インピーダンスのアーキテクチャ、トレースの特性インピーダンス、負荷端の特性、トレースのトポロジです。解決策は、トレースのトポロジを終了して調整することです。
4.差動配線方法はどのように実装されますか？
差動ペアの配線について注意すべき2つのポイントがあります。 1つは、2本の線の長さを可能な限り長くする必要があることであり、もう1つは、2本の線の間の間隔（差動インピーダンスによって決定される）を同じまま、つまり平行にすることです。並行する方法は2つあります。 1つは、2つの線が同じ横に並んでいるということです。もう1つは、横に並んでいる2つの線です。一般に、前者のサイドバイサイド実装の方が多くなります。
5.出力が1つしかないクロック信号ラインに差動配線を実装する方法は？
差動ルーティングを使用するには、ソースとレシーバーの両方が差動信号であることを意味する必要があります。したがって、出力が1つしかないクロック信号に差動配線を使用することはできません。
6.受信側の差動ペア間にマッチング抵抗を追加できますか？
通常、受信端の差動ペア間のマッチング抵抗が追加され、その値は差動インピーダンスの値と等しくなければなりません。この信号品質は向上します。