静電保護の一般的な問題と解決策
現代の半導体デバイスの規模はますます大きくなっており、動作電圧はますます低くなってきており、それは外部電磁妨害に対する半導体デバイスの感度につながる。 ESDは、回路によって引き起こされる干渉、部品の損傷、CMOS回路、およびインターフェイス回路にますます注目を集めています。電子機器のESDも、電磁適合性試験の重要な部分として国内および国際規格に書き込まれ始めています。
静電気の原因とその害
静電気が異なる誘電率を有する２つの物質によってこすられると、正および負の極性電荷が２つの特定の物体上に蓄積される。 ２つの物体が接触しているとき、それらのうちの一方は電子を引き付ける傾向があり、したがって両方とも異なる帯電電位を形成する。人体の場合、衣服と皮膚との間の摩擦によって発生する静電気が人体の帯電の主な原因の１つである。
静的電源が他の物体と接触しているとき、電荷中和のメカニズムに従って電荷の流れがあり、それは電圧を相殺するのに十分な電力を伝達する。高速電力の伝送中には、潜在的な電圧、電流、および電磁場が発生します。重度の場合、物は破壊されます。これが静電気放電です。それは国家規格で定義されています：静電気放電は、一般的にESDで表される、特別な静電電位（GB / T4365-1995）の近接または直接接触によって引き起こされる電荷移動です。 ESDは電子機器の重大な損傷や故障の原因となる可能性があります。
デバイスへの静電損傷は、支配的かつ劣性的です。隠れた損傷は当時は目に見えませんでしたが、装置はより脆弱になり、過圧と高温の条件下で容易に損傷を受けました。
ESDの2つの主な故障メカニズムは次のとおりです。ESD電流によって発生した熱がデバイスの熱的故障を引き起こします。 ESDによる過剰な電圧は絶縁破壊を引き起こします。両方のタイプの損傷が1つのデバイスで同時に発生する可能性があります。たとえば、絶縁破壊によって大電流が発生する可能性があり、これが熱的な故障につながります。
回路によって引き起こされる損傷に加えて、静電放電も電子回路に干渉を引き起こすことが非常に簡単です。静電気放電が電子回路に干渉する可能性がある2つの方法があります。 1つは伝導干渉、もう1つは放射干渉です。
デジタル製品の構築とそのESD問題
今日、さまざまなデジタル製品の機能はますます強くなっていますが、ボードはどんどん小さくなっています。また、統合はますます高くなっています。インタフェースの多かれ少なかれ部分が人間とコンピュータの相互作用のために使用されているので、人体の静電気放電のESD問題があります。 ESD保護を必要とする一般的なデジタル製品の部品は次のとおりです。USBインターフェース、HDMIインターフェース、IEEE1394インターフェース、アンテナインターフェース、VGAインターフェース、DVIインターフェース、ボタン回路、SIMカード、イヤホン、およびその他のさまざまなデータ伝送インターフェース。
ESDによって製品が異常に動作したり、クラッシュしたり、あるいは損傷したり、その他のセキュリティ上の問題を引き起こす可能性があります。したがって、製品が市場に出る前に、国内または海外の検査部門はESDやその他のサージサージをテストする必要があります。その中で、接触放電は±8kVに達する必要があり、空気放電は±15kVに達する必要があるため、ESDの設計には高い要件が課されます。
デジタル製品のESD問題解決と保護
3.1製品の構造設計
放出された静電気が洪水と見なされる場合、主な解決策は「抑制」と「節約」である水管理に似ています。私達が設計するプロダクトが気密である理想的なハウジングを持っていれば、静電気がないので、静電気の問題はありません。ただし、実際の筐体ではカバーに隙間があることが多く、それらの多くは金属製の装飾片を使用しているため、注意してください。
まず、 "blocking"メソッドを使います。ケースの厚さを増やす、つまりケースとボードの間の距離を増やす、または同等の方法でケースのエアギャップの距離を増やすなどして、システムのエネルギー強度を回避または大幅に減らします。 ESD
構造の改善を通して、外側ケーシングと内部回路との間のエアギャップの距離を増加させることができ、その結果、ＥＳＤのエネルギーは大幅に減少する。経験則として、8kV ESDは通常4mmの距離の後にゼロまで減衰します。
第二に、 "まばらな"方法を使用して、それはEMI塗料でケーシングの内側にスプレーすることができます。 EMI塗料は導電性であり、静電気がハウジングに伝導されるのを可能にする金属シールドと考えることができます。次に、ハウジングをPCB（Printed Circuit Board）のグラウンドに接続して、グラウンドから静電気を除去します。静電気を防止することに加えて、この処理方法はＥＭＩ干渉を効果的に抑制することができる。十分なスペースがある場合は、メタルシールドで回路を保護することもできます。メタルシールドはPCBのGNDに接続されます。
一言で言えば、ESD設計の筐体に注意するべき多くの場所があります。最初のステップは、ESDがハウジングの内側に入るのを防ぎ、ハウジングに入るエネルギーを最小限に抑えることです。静電気がケースの内側に入るようにするには、静電気をGNDから離して、回路の他の部分に悪影響を与えないようにします。予想外の結果をもたらす可能性があり、特別な注意が必要となる可能性があるため、ケーシングに金属装飾を使用する場合は注意してください。
3.2製品のPCB設計
現在の製品のPCB（Printed Circuit Board）は高密度基板、通常4層基板です。密度が増加するにつれて、6層ボードを使用する傾向があり、その設計は常に性能と面積のバランスを考慮する必要があります。一方では、スペースが大きいほど、コンポーネント上により多くのスペースを配置できます。同時に、線幅と線間隔が広くなればなるほど、EMI、オーディオ、ESDなどの面でもメリットがあります。その一方で、デジタル製品設計のコンパクトさもトレンドとニーズです。したがって、設計時にバランスポイントを見つける必要があります。
ESDの問題に関する限り、特にGND配線の設計とライン間隔に関して、設計上注意を払うべき多くの場所があります。製品によっては、ESDに大きな問題があり、常に理由はありません。研究と実験を重ねることで、PCB設計における問題となることがわかりました。この目的のために、PCB設計で注意すべき点の要約を以下に示します。
（1）PCBボードの端（ビアホールビア境界を含む）と他の配線との間の距離は、0.3mmより大きくなければなりません。
（2）PCBの基板エッジはすべてGNDトレースで囲まれていることが好ましい。
（3）GNDと他の配線との距離は0.2mm〜0.3mmに保つ。
（4）Vbatと他の配線との間の距離は0.2mmから0.3mmの間に保たれます。
（5）リセット、クロックなどの重要な配線と他の配線との間の距離は、0.3 mmより大きくなければなりません。
（６）大電力線と他の配線との距離を０．２ｍｍ〜０．３ｍｍに保つ。
（7）異なる層のGND間にできる限り多くのビア（VIa）が必要です。
（8）最終舗装では鋭い角を避けてください。鋭い角はできるだけ滑らかにする必要があります。
3.3製品回路設計
ハウジングとPCBの設計では、ESD問題に注意を払った後、ESDは必然的に製品の内部回路、特に以下のポートに入ります。USBインタフェース、HDMIインタフェース、IEEE1394インタフェース、アンテナインタフェース、VGAインタフェース、DVIインタフェース、ボタン回路、ＳＩＭカード、イヤホンおよび他の種類のデータ伝送インターフェース、これらのポートは人体から内部回路に静電気を導入する可能性が高い。したがって、ESD保護デバイスをこれらのポートに使用する必要があります。
過去に使用された静電保護装置はバリスタおよびＴＶＳ装置であるが、これらの装置の一般的な欠点は応答速度が遅すぎる、放電電圧が十分に正確でない、電極間容量が大きい、寿命が短い、および複数回使用すると電気的性能が低下します。 。したがって、現在の「静電抑制装置」は、従来の静電保護装置に代わるものとして業界で一般的に使用されている。
「静電気抑制剤」は静電気の問題に対する専門的な解決策です。その内部構造と動作原理は他の製品より科学的で専門的です。それはポリマーポリマー材料でできていて、内部のダイヤモンド分子は規則的な離散的な形に配置されています。静電電圧がデバイスのトリガ電圧を超えると、内部分子が急速にチップ間放電を起こし、静電気が瞬時に地面に放電されます。その最大の特長は、高速応答（0.5 ns〜1 ns）、非常に低い電極間容量（0.05 pf〜3 pf）、非常に小さい漏れ電流（1μA）で、さまざまなインターフェース保護に非常に適しています。
静電気抑制剤は、小容量（０６０３、０４０２）、無極性、速い反応速度などの多くの利点を有するので、現在の設計において保護装置として静電気抑制剤を使用する割合が増加しているので、以下に注意する。使用時のポイント
1.保護するポートのできるだけ近くに装置を置きます。
2. GNDへの接続はできるだけ短くします。
3.接続されたGNDの面積はできるだけ大きいです。
ESDの問題は多くの重要な問題の1つです。さまざまな電子機器の回路への損傷を避けるためのさまざまな方法があります。デジタル製品は小型で高密度であるため、ESD保護には独自の機能があります。多くの静的試験実験を通して、この論文の設計方法は±2kV放電後に死んでいたであろう製品を保護し改良することができ、それはまだ±8kV静電放電の条件下で安定して働くことができる。これは非常に良い静電気を帯びています。保護効果
電子デバイスの使用が増加するにつれて、ESD設計はすべての構造設計技術者および電子設計技術者にとって重要な関心事となっています。継続的に要約し学習することで、ESD問題はもはや問題にならなくなります。