Kaksi usein kysytyt kysymykset pcb Designista
o-leading.com
o-leading.com
2017-10-25 14:30:29
Voinko käyttää laitteen IBIS-mallia simuloimaan laitteen logiikkaa? Jos ei, niin miten suorittaa piirilevy ja järjestelmän tason simulointi?
IBIS-malli on käyttäytymismalli, eikä sitä voida käyttää funktionaaliseen simulointiin. Toiminnallinen simulointi, SPICE-mallin tai muun rakenteellisen tason mallin käyttö.
51, järjestelmän digitaalisessa ja analogisessa rinnakkaiselossa on kaksi erilaista prosessointimenetelmää, joista toinen on digitaalinen ja analoginen erillään, kuten muodostamisessa, digitaalinen maa on erillinen, analoginen riippumaton yhdestä pisteestä kuparin tai FB: n kanssa magneettinen helmiyhteys ja teho ei ole erillään; toinen on analoginen teho ja digitaalinen virtalähde erikseen FB-liitännän kanssa ja on yhtenäinen maa. Haluaisin kysyä Leeilta, nämä kaksi tapaa ovat samanlaisia?
On sanottava, että periaate on sama. Koska virtalähde ja maa vastaavat suurtaajuussignaalia.
Erota analogisten ja digitaalisten osien tarkoituksena on häiriöitä, lähinnä digitaalinen piiri analogisen piirin häiriöitä. Segmentointi voi kuitenkin aiheuttaa signaalin paluureitin epätäydelliseksi, mikä vaikuttaa digitaalisen signaalin signaalin laatuun ja vaikuttaa järjestelmän EMC-laatuun. Siksi riippumatta siitä, mihin tasoon jaettaisiin, nähdäksesi tämän, signaalin paluureitti kasvaa, normaalin työtaajuuden häiriöiden paluussignaalin määrä. Nyt on olemassa sekalaista muotoilua, teholtaan ja maaltaan riippumatta, layoutissa ja johdotuksen analogisen osan digitaalisen osan mukaan rajatylittävän signaalin välttämiseksi.
IBIS-malli on käyttäytymismalli, eikä sitä voida käyttää funktionaaliseen simulointiin. Toiminnallinen simulointi, SPICE-mallin tai muun rakenteellisen tason mallin käyttö.
On sanottava, että periaate on sama. Koska virtalähde ja maa vastaavat suurtaajuussignaalia.
Erota analogisten ja digitaalisten osien tarkoituksena on häiriöitä, lähinnä digitaalinen piiri analogisen piirin häiriöitä. Segmentointi voi kuitenkin aiheuttaa signaalin paluureitin epätäydelliseksi, mikä vaikuttaa digitaalisen signaalin signaalin laatuun ja vaikuttaa järjestelmän EMC-laatuun. Siksi riippumatta siitä, mihin tasoon jaettaisiin, nähdäksesi tämän, signaalin paluureitti kasvaa, normaalin työtaajuuden häiriöiden paluussignaalin määrä. Nyt on olemassa sekalaista muotoilua, teholtaan ja maaltaan riippumatta, layoutissa ja johdotuksen analogisen osan digitaalisen osan mukaan rajatylittävän signaalin välttämiseksi.
Edellinen : PCB-teknologian muutokset ja markkinasuuntaukset